UHF RFID系統讀寫器硬件電路主要由控制處理模塊及其外圍電路、射頻收發模塊及天線組成，其中控制處理模塊和射頻收發模塊是讀寫器硬件系統的核心。控制處理模塊又可分為基帶處理單元和控制單元，目前國內市面上的UHF RFID系統讀寫器控制處理模塊硬件的主流設計方案是以ASIC(專用集成電路)組件、微處理器來實現。

　　1 控制處理模塊的硬件設計

　　UHF RFID系統讀寫器的控制處理模塊主要完成對射頻收發模塊的控制，實現對高頻信號的配置、編碼、解碼、校驗、防碰撞、協議控制，承擔讀寫器與外部設備或主機之間的應用接口等功能。目前，一是在同一片高集成度、高性能單片機、ARM、DSP或FPGA中實現控制處理模塊的控制單元與基帶處理單元，完成相關功能，其次是將控制單元與基帶處理單元分離，采用單片機+單片機、單片機+DSP、單片機+FPGA、DSP+FPGA、ARM+FPGA等多控制器結構的實現方法，前者實現控制單元的協議解析、防碰撞等，后者實現基帶處理單元的編碼、解碼、濾波、校驗等，這些基于高端微處理器的讀寫器占據了市場的主要份額。

　　1.1 控制單元與基帶處理單元結合在一起實現控制處理模塊

　　此時，微處理器的選擇至關重要，要求有相對高的速度、比較高的穩定性和豐富的I/O設備端口，而且還要有相對低的功耗。

　　1.1.1 采用單片機

　　目前單片機常用的有MCS-51系列、PIC系列等器件，以8位、16位為主，一般沒有操作系統，采用單片機實現控制處理模塊，電路設計比較簡單、成本較低，有很強的接口性能。文獻控制處理模塊就是由C8051F340單片機及其最小系統組成，負責通過USB接口接收上位機發送的指令，解析指令并對射頻收發芯片AS3992進行控制，將AS3992的反饋信息傳輸給上位機。文獻利用單片機C8051F120實現控制處理模塊，完成信號的編解碼、數據處理、與上位機通信并響應其命令等功能。存在的問題是單片機能實現的功能比較簡單，邏輯接口數據量較少，功能的擴展能力不強，數據處理速度相對較低，實時性不夠，因此適合控制需求相對簡單的場合，與現在產品網絡化、智能化存在一定的差別。

　　1.1.2 采用ARM處理器

　　ARM系列處理器可靠性、安全性高，功耗低，速度快、處理能力強，接口資源豐富，擴展能力強、兼容性好，同時可加載Linux、WinCE等復雜操作系統，具有較強的事務管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實現控制處理模塊，基帶信號的配置、編解碼、數據校驗、協議控制、多標簽的訪問以及防沖突過程等通過軟件編程實現，交由ARM處理器進行控制，具有較好的實時性，無需外接存儲器，在滿足要求的同時，可降低成本，缺點是成本相對于單片機較高。文獻選用三星公司基于ARM11的S3C6410微處理器通過移植Linux操作系統、軟件編程來實現控制處理模塊，完成設備驅動，PIE編碼、FM0解碼、CRC校驗等數據處理功能。文獻采用三星ARM9微處理器S3C2440A，構建最小硬件系統，移植嵌入式 Linux系統，實現控制處理模塊。

　　1.1.3 采用DSP

　　比較高端的讀寫器控制處理模塊常使用DSP芯片，增加讀寫器的靈敏度，擴展讀寫距離。DSP芯片信號處理、運算能力強大，編譯和執行效率非常高，特別適合數字信號的運算、處理，但控制能力一般，綜合應用能力不及單片機。文獻采用DSP芯片TMS320F2812PGFA構成整個系統的控制核心及數據處理，負責信號的編碼、解碼、液晶顯示和串口通信等的控制。文獻采用DSP芯片ADSP-BF5311實現控制處理模塊，控制電路的工作狀態，配置外設寄存器，接收基帶信號并對其進行處理，完成對基帶信號的解碼和校驗，產生控制標簽狀態的命令，對其進行編碼，并發送給射頻模塊進行調制和放大，執行防沖突處理程序，控制讀寫器與計算機的通信，將成功識別的標簽ID傳送給計算機。

　　1.1.4 采用FPGA