IBM、韓國三星電子（Samsung Electronics）、德國英飛凌科技（Infineon Technologies），新加坡特許半導體制造（Chartered Semiconductor Manufacturing）等4家公司聯合發表了面向圖形處理LSI的45nm Bulk CMOS工藝技術（演講序號2-3）。該技術通過改進應變硅技術、源-漏極活性化技術，獲得了柵長35nm的nMOS為1150μA/μm、柵長35nm的pMOS為785μA/μm（截止電流100nA/μm）的電流驅動性能，達到業內最高水平。該成果的相關論文入選了此次焦點論文云集的分會（Session 2）——“Highlights”。  

620)this.style.width=620;" border=0>

圖1：IBM發表演講 

改進應變硅技術，采用激光退火  

晶體管工序的改進點主要有兩個。第一，基于SiGe源-漏極和SiN膜的應變硅技術。向pMOS施加壓縮應變的SiGe源-漏極方面，通過改進SiGe層的形狀（Profile），使SiGe層與通道的距離比以往更短，實現了向通道施加強應變。向pMOS施加壓縮應變、向nMOS施加拉伸應變的SiN膜（Dual Stress Liner）方面，通過使隔離層的形狀呈L字形，縮短了覆蓋隔離層的SiN膜與通道之間的距離，加強了向通道施加的應變。 

620)this.style.width=620;" border=0>

圖2：柵長35nm的pMOS 

620)this.style.width=620;" border=0>

圖3：在pMOS與nMOS中均實現了較高的電流驅動能力 

第二，在源-漏極活性化技術中采用了激光退火。與此前的高溫退火相比，該方法能夠在短時間內使源-漏極的雜質活性化，能夠防止短通道效應的主要起因——雜質擴散的產生。  

除此之外，布線工序方面，10層金屬布線的層間絕緣膜采用了介電常數為2.4的低介電膜。開發小組正在利用此次的工藝試制SRAM，其單元面積最小為0.249μm2 。另外，IBM與美國AMD（Advanced Micro Devices）合作開發的基于SOI（silicon on insulator）底板的45nm CMOS工藝已經在“2006 IEDM”上進行了發表。